箝位电路设计

箝位电路是抑制开关管关断过程出现的变压器漏感产生的电压尖峰的有效方法｡较简单､较廉价的电路就是RCD箝位电路｡

箝位电容为10nF/kV,按较高电源适配器电压､较大负载的工作状态,箝位电容器的较高电不得高于230V｡

箝位电路的放电电阻,为两只75kΩ/3W电阻并联。

箝位电路的时间常数为375s,为开关周期的20多倍,因此可以认为箝位电容器的箝位电压几乎为常数,所剩问题就成为变压器漏感能量后面转化为放电电阻的功耗｡

如果变压器一次侧漏感为10µH,则在63kH､2A峰值电流条件下对应的功率为

这个公式中,对应37.5k0放电电阻上的电压为212V｡每只电阻耗电0.6W｡但是在这里还需要考虑变压器向输出释放储能期间的反冲电压也将通过这个电阻产生功耗,这就是说在较大负载状态下,放电电阻上有：

这就是说放电电阻上不仅要消耗变压器释放储能时的0.25W功率,还要消耗掉变压器漏感释放储能的1.2W的功率,放电电阻上的总损耗为1.8W,对应电阻上的电压约为237V,这个数值接近于开关管的耐压减去较高整流输出电压值｡

很显然,这个计算数值对变压器漏感要求相对很高,应为变压器一次侧励磁电感的5%以下｡因此就导致了变压器设计时磁心规格必须选择的比较大,而且窗口高度要比较高才满足要求｡

直插式电源适配器元器件请单这个设计的元器件清单见表14-1和表14-2｡